Pamieci pólprzewodnikowe.

Cel pracy

Pamieci pólprzewodnikowe o dostepie swobodnym

Czas dostepu do pamieci
Pamiec ROM
System pamieci ROM
PROM, EPROM, EEPROM
Pamieci Flash
Pamiec RAM
Pamieci DRAM i SRAM
Odswiezanie pamieci DRAM
Rodzaje dynamicznej pamieci DRAM
Tryb Burst
Mechanizmy Memory- Interleave i Pipelining
Zasada działania pamieci DRAM i SRAM

Budowa pamieci

Uklady FPM-DRAM (Fast Page Mode RAM)
Uklady EDO-DRAM Extended Data Output
Uklady E-DRAM
Uklady SDRAM (Synchroniczna DRAM)

Rodzaje modulów pamieci operacyjnej

Bledy parzystosci
Kontrola parzystosci
Pamiec SIMM z pseudobitem parzystosci
Funkcje parzystosci i ECC
Bit parzystosci nie konieczny
Moduly ze zlotymi stykami bardziej niezawodne
SIMM-y 9- i 3-chipowe
Jedno- i dwustronne moduly
72 pinowe SIMM-y typu single-sided i double-sided
Poprawne laczenie modulów pamieci
Czy moduly musza miec czas dostepu 60 lub 70 ns?
Czy mozna laczyc ze soba moduly FPM i EDO?
Zakup pamieci RAM
Symbolika stosowana na ukladach pamieci
Skróty producentów sanastepujace

Pamiec VRAM

Pamiec WRAM
Pamiec SGRAM
Pamiec CMOS RAM
Pamiec cache

Rodzaje pamieci cache

Rodzaje zewnetrznych pamieci cache
Pamiec typu direct-mapped
Pamiec typu full associative
Inny podzial pamieci cache
Cache a procesor Pentium
Optymalizacja pamieci

Slowniczek pamieci