Pamięci półprzewodnikowe.

Cel pracy

Pamięci półprzewodnikowe o dostępie swobodnym

Czas dostępu do pamięci
Pamięć ROM
System pamięci ROM
PROM, EPROM, EEPROM
Pamięci Flash
Pamięć RAM
Pamięci DRAM i SRAM
Odświeżanie pamięci DRAM
Rodzaje dynamicznej pamięci DRAM
Tryb Burst
Mechanizmy Memory- Interleave i Pipelining
Zasada działania pamięci DRAM i SRAM

Budowa pamięci

Układy FPM-DRAM (Fast Page Mode RAM)
Układy EDO-DRAM Extended Data Output
Układy E-DRAM
Układy SDRAM (Synchroniczna DRAM)

Rodzaje modułów pamięci operacyjnej

Błędy parzystości
Kontrola parzystości
Pamięć SIMM z pseudobitem parzystości
Funkcje parzystości i ECC
Bit parzystości nie konieczny
Moduły ze złotymi stykami bardziej niezawodne
SIMM-y 9- i 3-chipowe
Jedno- i dwustronne moduły
72 pinowe SIMM-y typu single-sided i double-sided
Poprawne łączenie modułów pamięci
Czy moduły muszą mieć czas dostępu 60 lub 70 ns?
Czy można łączyć ze sobą moduły FPM i EDO?
Zakup pamięci RAM
Symbolika stosowana na układach pamięci
Skróty producentów sąnastępujące

Pamięć VRAM

Pamięć WRAM
Pamięć SGRAM
Pamięć CMOS RAM
Pamięć cache

Rodzaje pamięci cache

Rodzaje zewnętrznych pamięci cache
Pamięć typu direct-mapped
Pamięć typu full associative
Inny podział pamięci cache
Cache a procesor Pentium
Optymalizacja pamięci

Słowniczek pamięci